浅析SOC测试系统功能和资源支持

【引言】为使并发测试概念变成现实，芯片、ATE、DFT和EDA必须共同遵从一些指导性的规则。要求SOC设计师在设计初期规划出多重功能模块的数量和按照并发测试要求进行模块隔离和分割，这对后期的测试程序开发、硅芯片调试、产品测试管理、成品率提高、产品上市时间和降低成本是密切相关的。可测性设计中需增加专门用于管理测试的工具，其主要任务是按照自动和标准化的方法将设计芯片的测试问题分割成一系列可以管理的部分。将芯片分割成一系列可测试的模块，设计出每一个模块的测试方法，并将其集成于一个完整的计划中，改计划既包括内部测试方法学，也包括外部测试方法学；计划也应提供选取芯片中埋层功能的方法以及测试结果引出的方法；该计划还应该提供诊断以及可能将其定位于单个的位（bit）故障。在EDA方面，应能提供芯片设计中可测性设计完备性的信息，提供芯片的在片（on-chip）测试和方片（off-chip）测试辅助等信息。重视芯核集成结构的灵活性，以保证多重芯核的并发选择；同样重要的是BIST控制器的灵活性，以便于对芯片内的逻辑电路、存储器电路和模拟电路启动并发测试。要知道，目前的一些总线结构和BIST控制器往往限定于一个完全的时序芯核测试选择机制，这就从根本上限制了并发选择和并发测试。